Tầm quan trọng của ngôn ngữ Verilog

**ViMachSo** · 09-06-2014, 03:31 PM

Chào các bạn diễn đàn PICVIETNAM!

Hôm nay mình chia sẽ một ngôn ngữ lập trình quan trọng và mạng lại sự khác biệt cho bạn khi xin việc, học tập, làm việc,...

Ngôn ngữ lập trình Verilog

Verilog là ngôn ngữ mô tả phần cứng (Hardware Description Language) được sử dụng trong việc thiết kế các các hệ thống số, các mạch tích hợp... Cùng với ngôn ngữ VHDL, Verilog là một trong hai ngôn ngữ mô tả phần cứng phổ biến nhất hiện nay.

Verilog cũng có các đặc điểm như tính độc lập về công nghệ, dễ dàng trong thiết kế và debug, cũng như tính đơn giản so với các thiết kế bằng sơ đồ khối (schematics), đặc biệt là trong việc thiết kế các hệ thống phức tạp.

Verilog lần đầu được giới thiệu vào năm 1984 bởi công ty Gateway Design Automatic. Verilog không được chuẩn hóa và đều được chỉnh sửa ở hầu hết các phiên bản sau từ năm 1984 đến năm 1990. Năm 1995 Verilog chính thức được chuẩn hóa bởi tổ chức IEEE.

Nhiều người cho rằng Verilog dễ học và sử dụng hơn VHDL nhờ cú pháp khá giống với ngôn ngữ C (ngôn ngữ được dạy trong hầu hết các trường đại học, cao đẳng). Tuy cả hai ngôn ngữ Verilog và VHDL đều được sinh ra tại Mỹ nhưng Verilog lại được dùng phổ biến hơn tại đây.

Verilog được dùng để xây dựng các ứng dụng trên nền các công nghệ như FPGA, CPLDs…Code Verilog dùng để mô tả các hệ thống số được xây dựng trong các thiết bị lập trình được của các hãng như Xilinx, Altera, hay Amtel…

✔ Học Verilog qua bài viết
✔ Học Verilog qua Video

Một số ưu điểm của ngôn ngữ Verilog:

✔ Nền tảng mạnh : chuẩn hóa năm 1995 bởi IEEE, hỗ trợ công nghiệp, phổ biến cho các nhà ASIC vì dễ học, cho phép mô phỏng và tổng hợp hiệu quả.

✔ Tính đa năng: cho phép quá trình thiết kế thực thể thực hiện trong môi trường thiết kế cả phân tích và kiểm tra. Tuy nhiên Verilog không thích hợp lắm cho các thiết kế mức hệ thống phức tạp, đây là trở ngại chính của Verilog.

✔ Hỗ trợ công nghiệp: phổ biến cho các nhà thiết kế ASIC vì dễ học , cho phép mô phỏng nhanh và tổng hợp hiệu quả

✔ Có khả năng mở rộng IEEE Std 1364 chứa định nghĩa của PLI Verilog (Programming Language Interface) cho phép mở rộng khả năng của Verilog. Nó là một tập hợp các bộ định tuyến cho phép các chức năng bên ngoài truy nhập thông tin chức năng thiết kế Verilog.
Bạn có thể đọc thêm các bài sau về ngôn ngữ lập trình phổ biến, ASIC, FPGA

>> Bạn nên bắt đầu học bằng ngôn ngữ lập trình nào?
>> Thế nào là ASIC?
>> Giới thiệu về FPGA
>> Khóa học IC DESIGN

Trân trọng gửi đến các bạn!

09-06-2014, 03:31 PM	#1
ViMachSo Nhập môn đệ tử Tham gia ngày: Mar 2014 Bài gửi: 8 :	Tầm quan trọng của ngôn ngữ Verilog Chào các bạn diễn đàn PICVIETNAM! Hôm nay mình chia sẽ một ngôn ngữ lập trình quan trọng và mạng lại sự khác biệt cho bạn khi xin việc, học tập, làm việc,... Ngôn ngữ lập trình Verilog Verilog là ngôn ngữ mô tả phần cứng (Hardware Description Language) được sử dụng trong việc thiết kế các các hệ thống số, các mạch tích hợp... Cùng với ngôn ngữ VHDL, Verilog là một trong hai ngôn ngữ mô tả phần cứng phổ biến nhất hiện nay. Verilog cũng có các đặc điểm như tính độc lập về công nghệ, dễ dàng trong thiết kế và debug, cũng như tính đơn giản so với các thiết kế bằng sơ đồ khối (schematics), đặc biệt là trong việc thiết kế các hệ thống phức tạp. Verilog lần đầu được giới thiệu vào năm 1984 bởi công ty Gateway Design Automatic. Verilog không được chuẩn hóa và đều được chỉnh sửa ở hầu hết các phiên bản sau từ năm 1984 đến năm 1990. Năm 1995 Verilog chính thức được chuẩn hóa bởi tổ chức IEEE. Nhiều người cho rằng Verilog dễ học và sử dụng hơn VHDL nhờ cú pháp khá giống với ngôn ngữ C (ngôn ngữ được dạy trong hầu hết các trường đại học, cao đẳng). Tuy cả hai ngôn ngữ Verilog và VHDL đều được sinh ra tại Mỹ nhưng Verilog lại được dùng phổ biến hơn tại đây. Verilog được dùng để xây dựng các ứng dụng trên nền các công nghệ như FPGA, CPLDs…Code Verilog dùng để mô tả các hệ thống số được xây dựng trong các thiết bị lập trình được của các hãng như Xilinx, Altera, hay Amtel… ✔ Học Verilog qua bài viết ✔ Học Verilog qua Video Một số ưu điểm của ngôn ngữ Verilog: ✔ Nền tảng mạnh : chuẩn hóa năm 1995 bởi IEEE, hỗ trợ công nghiệp, phổ biến cho các nhà ASIC vì dễ học, cho phép mô phỏng và tổng hợp hiệu quả. ✔ Tính đa năng: cho phép quá trình thiết kế thực thể thực hiện trong môi trường thiết kế cả phân tích và kiểm tra. Tuy nhiên Verilog không thích hợp lắm cho các thiết kế mức hệ thống phức tạp, đây là trở ngại chính của Verilog. ✔ Hỗ trợ công nghiệp: phổ biến cho các nhà thiết kế ASIC vì dễ học , cho phép mô phỏng nhanh và tổng hợp hiệu quả ✔ Có khả năng mở rộng IEEE Std 1364 chứa định nghĩa của PLI Verilog (Programming Language Interface) cho phép mở rộng khả năng của Verilog. Nó là một tập hợp các bộ định tuyến cho phép các chức năng bên ngoài truy nhập thông tin chức năng thiết kế Verilog. Bạn có thể đọc thêm các bài sau về ngôn ngữ lập trình phổ biến, ASIC, FPGA >> Bạn nên bắt đầu học bằng ngôn ngữ lập trình nào? >> Thế nào là ASIC? >> Giới thiệu về FPGA >> Khóa học IC DESIGN Trân trọng gửi đến các bạn!