PIC Vietnam

Go Back   PIC Vietnam > Các Đề Tài > Tổ dịch thuật

Tài trợ cho PIC Vietnam
Trang chủ Đăng Kí Hỏi/Ðáp Thành Viên Lịch Bài Trong Ngày Vi điều khiển

Tổ dịch thuật Dịch và biên soạn các tài liệu...

 
 
Ðiều Chỉnh Xếp Bài
Prev Previous Post   Next Post Next
Old 04-12-2007, 09:30 PM   #1
dvkkt
Đệ tử 3 túi
 
dvkkt's Avatar
 
Tham gia ngày: Oct 2007
Nơi Cư Ngụ: TPHCM
Bài gửi: 55
:
Send a message via Yahoo to dvkkt
Angry Clock Arbitration???

Clock arbitration occurs, when the master, during any receive, transmit or repeated Start/Stop condition, de-asserts the SCL pin (SCL allowed to float high). When the SCL pin is allowed to float high, the baud rate generator (BRG) is suspended from counting until the SCL pin is actually sampled high. When the SCL pin is sampled high, the baud rate generator is reloaded with the contentsof SSPADD<6:0> and begins counting.This ensures that the SCL high time will always be at least one BRG rollover count,in the event that the clock is held low by an external device.
Bác nào rõ giải thích giùm tui, đọc hoài mà chả hiểu nó nói cái gì? phần I2C Master mode trong datasheet của con PIC6F87xA trang 96, bác nào giải thích từng đoạn giùm.
1. de-asserts the SCL pin (SCL allowed to float high)
2. When the SCL pin is allowed to float high
3. This ensures that the SCL high time will always be at least one BRG rollover count
Nhận xét chủ quan, tài liệu datasheet thằng microchip viết không sáng sủa lắm, câu chữ lủng củng.
dvkkt vẫn chưa có mặt trong diễn đàn   Trả Lời Với Trích Dẫn
 


Quyền Sử Dụng Ở Diễn Ðàn
You may not post new threads
You may not post replies
You may not post attachments
You may not edit your posts

BB code is Mở
Smilies đang Mở
[IMG] đang Mở
HTML đang Tắt

Chuyển đến


Múi giờ GMT. Hiện tại là 11:23 AM.


Được sáng lập bởi Đoàn Hiệp
Powered by vBulletin®
Page copy protected against web site content infringement by Copyscape
Copyright © PIC Vietnam