Clock Arbitration???

[dvkkt]

Clock arbitration occurs, when the master, during any receive, transmit or repeated Start/Stop condition, de-asserts the SCL pin (SCL allowed to float high). When the SCL pin is allowed to float high, the baud rate generator (BRG) is suspended from counting until the SCL pin is actually sampled high. When the SCL pin is sampled high, the baud rate generator is reloaded with the contentsof SSPADD<6:0> and begins counting.This ensures that the SCL high time will always be at least one BRG rollover count,in the event that the clock is held low by an external device.
Bác nào rõ giải thích giùm tui, đọc hoài mà chả hiểu nó nói cái gì? phần I2C Master mode trong datasheet của con PIC6F87xA trang 96, bác nào giải thích từng đoạn giùm.
1. de-asserts the SCL pin (SCL allowed to float high)
2. When the SCL pin is allowed to float high
3. This ensures that the SCL high time will always be at least one BRG rollover count
Nhận xét chủ quan, tài liệu datasheet thằng microchip viết không sáng sủa lắm, câu chữ lủng củng.

[namqn]

Nguyên văn bởi dvkkt

Clock arbitration occurs, when the master, during any receive, transmit or repeated Start/Stop condition, de-asserts the SCL pin (SCL allowed to float high). When the SCL pin is allowed to float high, the baud rate generator (BRG) is suspended from counting until the SCL pin is actually sampled high. When the SCL pin is sampled high, the baud rate generator is reloaded with the contents of SSPADD<6:0> and begins counting.This ensures that the SCL high time will always be at least one BRG rollover count,in the event that the clock is held low by an external device.
Bác nào rõ giải thích giùm tui, đọc hoài mà chả hiểu nó nói cái gì? phần I2C Master mode trong datasheet của con PIC6F87xA trang 96, bác nào giải thích từng đoạn giùm.
1. de-asserts the SCL pin (SCL allowed to float high)
2. When the SCL pin is allowed to float high
3. This ensures that the SCL high time will always be at least one BRG rollover count
Nhận xét chủ quan, tài liệu datasheet thằng microchip viết không sáng sủa lắm, câu chữ lủng củng.

Phân xử clock xảy ra, khi master (ở trong bất kỳ điều kiện nhận, truyền, hay START/STOP lặp lại nào) giải kích hoạt chân SCL (chân SCL được phép trôi lên mức cao). Khi chân SCL được phép trôi lên mức cao, bộ tạo tốc độ baud (BRG) bị tạm ngưng đếm cho đến khi chân SCL thực sự được lấy mẫu ở mức cao. Khi chân SCL đã ở mức cao, bộ tạo tốc độ baud được nạp lại với giá trị SSPADD<6:0> và bắt đầu đếm. Điều này đảm bảo thời gian ở mức cao của chân SCL luôn luôn ít nhất bằng thời gian một lần tràn BRG, trong trường hợp chân clock bị thiết bị ngoại vi giữ ở mức thấp.

Bạn đọc thử xem bản dịch có rõ nghĩa hơn không. Theo tôi thì tài liệu của Microchip viết chuẩn, chính xác, không hề lủng củng.

Thân,